0MHz。”
“550MHz！这主频有点太低了。”
陆远江教授也叹了口气，接过话头：“我们尝试了多种优化方案，调整流水线深度，优化逻辑门电路，甚至把一部分功能模块推倒重来，但效果都不理想。”
“这颗芯片的架构，我们还是搞的太复杂了，把所有模块都加到里面，对我们的团队而言确实是一个极大的挑战。”
陈星好奇的再次看向白板，双核能跑到550Mhz，这特么很牛逼了好不好？
团队才成立多久？
他们还不满意？
陈星盯着白板，大脑在飞速运转，似乎有点明白为啥这群工程师会钻牛角尖了。
他不是专业的芯片设计工程师，对底层电路的理解远不如林先动他们。
但是，得益于后世的记忆，他对芯片发展的技术路线，对各种架构的优劣取舍，还是有一些超前认知。
时序收DENLIAN问题，在芯片设计初期是老大难。
通常的解决方法，无非是插入更多的寄存器来打断长路径，或者用更先进的工艺库来减少门延迟。
但这些常规手段，以林先动和陆教授的经验，肯定都试过了。
问题到底出在哪里？
陈星的目光在白板上缓缓移动，最终停留在了CPU核心的微架构图上。
“林博士，我们这个核心，是基于ARMv7指令集，自主设计的微架构，对吧？”
“是的，陈总。”林先动立刻回答，“我们参考了ARM官方的Cortex-A8设计，但在分支预测和乱序执行单元上，做了我们自己的大幅度改进，理论上，同频性能会比A8更强。”
“乱序执行……”陈星嘴里咀嚼着这个词，一个被无数事实证明过的念头，忽然从记忆深处闪过。
他走到白板前，拿起笔。
“我们的乱序执行窗口，或者说ROB（重排序缓存器），设计了多少项？”他问。
林先动愣了一下，没想到陈总会问得这么具体。他回答道：“为了追求极致的单核性能，我们设计了32项的ROB。这在目前的移动处理器里，算是非常激进的方案了。”
“问题，可能就出在这里。”
陈星的手指，在“乱序执行单元”那个方框上点了一下。
“我们毕竟是第一次做这么复杂的处理器，经验不足，我很理解。”陈星的声音不大的说。
“乱序执行的逻辑本身就极其复杂，窗口开得越大，相关的调度逻辑、依赖判断逻辑、结果转发逻辑就
本章未完，请点击下一页继续阅读！